首頁(yè) > 資源中心 > FAQ 1、 文檔目標(biāo)
在電子設(shè)計(jì)自動(dòng)化（EDA）流程中，Altium Designer（AD）與Ansys高階仿真工具（如HFSS、Q3D Extractor等）之間的數(shù)據(jù)交互是電磁兼容性（EMC）分析和信號(hào)完整性（SI）驗(yàn)證的關(guān)鍵環(huán)節(jié)。然而，用戶在導(dǎo)出EDB格式文件時(shí)頻繁遭遇封裝模型幾何畸變及參數(shù)錯(cuò)亂問(wèn)題，這不僅影響仿真精度，還會(huì)導(dǎo)致設(shè)計(jì)迭代周期延長(zhǎng)。本文將從技術(shù)原理、常見(jiàn)故障成因及系統(tǒng)性解決方案三個(gè)維度展開(kāi)分析，結(jié)合工程實(shí)踐案例，提出結(jié)構(gòu)化應(yīng)對(duì)策略。
2、 問(wèn)題場(chǎng)景
1、AD導(dǎo)出EDB格式文件導(dǎo)入HFSS的時(shí)候出現(xiàn)局部2個(gè)器件的封裝變形了，如圖1；
2、EDB文件導(dǎo)入HFSS出現(xiàn)了器件的數(shù)值全部錯(cuò)亂的現(xiàn)象，比如電阻0Ω全部變成了1pH：
圖1
3、軟硬件環(huán)境
1）、軟件版本：Altium Designer24.5.2
2）、電腦環(huán)境：Windows 11
3）、外設(shè)硬件：無(wú)
4、解決方法
1、封裝出現(xiàn)變形
（1）檢查源文件發(fā)現(xiàn)這兩個(gè)器件的參考點(diǎn)并不在器件中心，中心點(diǎn)在器件的邊界，并且在PCB里做了鏡像處理，導(dǎo)致出現(xiàn)了偏移，如圖2，
圖 2
2）、在封裝編輯器里點(diǎn)擊【編輯】->【設(shè)置參考】->【中心】，把參考點(diǎn)設(shè)置為中心，如圖3，然后把鏡像過(guò)的器件在PCB里面刪除，在原理圖里重新導(dǎo)入封裝，重新更新原理圖到PCB里，導(dǎo)入仿真軟件里就不會(huì)出現(xiàn)封裝偏移的情況。
圖3
2、器件參數(shù)錯(cuò)亂
（1）、檢查發(fā)現(xiàn)設(shè)計(jì)建庫(kù)不規(guī)范，原理圖里用的是電感的器件符號(hào)，Designator用的是電感默認(rèn)的標(biāo)識(shí)符L、但是comment值卻賦予一個(gè)電阻值，如圖4
圖4
（2）、由于在輸出EDB文件時(shí)，有一個(gè)參數(shù)設(shè)置，在里面定義了每種器件所用的符號(hào)是什么，比如說(shuō)電容用C表示，會(huì)根據(jù)所定義的符號(hào)去讀取對(duì)應(yīng)的Dedignator代表的值，如果comment值單位不對(duì)應(yīng)相應(yīng)的符號(hào)就會(huì)發(fā)生數(shù)值錯(cuò)亂，由于在原理圖里定義了電感的符號(hào)卻賦予了電阻值，所以在仿真里就讀取到了電感值而不會(huì)讀取下面定義的電阻值。規(guī)范使用元器件就可避免此問(wèn)題。
圖5
